关于极化码连续消除列表译码中的度量排序
硬件体系结构
2016-02-15 v2 信息论
math.IT
摘要
我们关注极化码连续消除列表 (SCL) 译码器中的度量排序单元，该单元位于当前所有译码器硬件实现的关键路径上。我们回顾了现有的度量排序架构，并提出了两种新架构，这些架构利用了基于对数似然比的连续消除列表译码中路径度量的结构。综合结果表明，对于列表大小 ，我们提出的第一种排序器比现有排序器速度快 且面积小 ；而对于较小的列表大小，我们的第二种排序器以更高的延迟为代价，实现了高达 的面积缩减。
引用
@article{arxiv.1410.4460,
title = {On Metric Sorting for Successive Cancellation List Decoding of Polar Codes},
author = {Alexios Balatsoukas-Stimming and Mani Bastani Parizi and Andreas Burg},
journal= {arXiv preprint arXiv:1410.4460},
year = {2016}
}
备注
To be presented in 2015 IEEE International Symposium on Circuits and Systems (ISCAS'2015)