一种面向单相、边沿触发到双相、非重叠时钟转换的开源流程
机器学习
2026-05-12 v2
摘要
双相时钟在时序裕度和时钟灵活性方面具有显著优势，然而其采用仍有限，由于现代设计流程中缺乏自动化。管理严格的非重叠和180相位分离在RTL实现和时序收敛中引入复杂性，使双相时钟在实际中鲜见。本文提出了首个集成到 OpenROAD Flow Scripts (ORFS) 中的完全自动化双相时钟流程。我们的 methodology 自动将基于触发器的RTL转换为双相锁存器设计，采用 Yosys 技术映射、ABC 重定位、双时钟树综合、双相正确性验证以及从 RTL 到 GDS 的完整物理设计。我们实现了时钟屏蔽和 recirculation mux 变体，其中时钟屏蔽相对于 recirculation mux 实现平均29.2%的功耗降低和50%的锁存器数量降低。两种变体均与触发器基线相比较，展示了通过在一个在触发器下时序收敛失败的设计中实现时序借用来实现时序收敛。
引用
@article{arxiv.2605.05373,
title = {Neural Co-state Policies: Structuring Hidden States in Recurrent Reinforcement Learning},
author = {David Leeftink and Max Hinne and Marcel van Gerven},
journal= {arXiv preprint arXiv:2605.05373},
year = {2026}
}
备注
17 pages, 5 figures