面向移动与物联网应用的MRAM协同设计存内计算CNN加速器
信号处理
2018-11-30 v1
摘要
我们设计了一款用于卷积神经网络应用、具有非易失性MRAM存储器与存内计算协同设计架构的器件。其已使用22nm技术节点CMOS Si工艺成功制造。提供了超过40MB的MRAM密度与9.9TOPS/W。其使得单一芯片内可容纳多模型，用于移动与IoT设备应用。
引用
@article{arxiv.1811.12179,
title = {MRAM Co-designed Processing-in-Memory CNN Accelerator for Mobile and IoT Applications},
author = {Baohua Sun and Daniel Liu and Leo Yu and Jay Li and Helen Liu and Wenhan Zhang and Terry Torng},
journal= {arXiv preprint arXiv:1811.12179},
year = {2018}
}
备注
4 pages, 4 figures, 1 table. Accepted by NIPS 2018 MLPCD workshop