MPNA：一种面向卷积神经网络、带数据流优化的海量并行神经阵列加速器
分布式、并行与集群计算
2018-11-01 v1 硬件体系结构
机器学习
摘要
最先进的卷积神经网络（CNN）加速器通常仅专注于加速卷积层，而未对全连接层给予同等优先。因此，它们缺乏对完整CNN设计的硬件架构与多样数据流的协同优化，而后者可提供更高的性能/能效潜力。为此，我们提出一种新颖的海量并行神经阵列（MPNA）加速器，其集成了两个异构脉动阵列及各自高度优化的数据流模式，以联合加速卷积（CONV）与全连接（FC）层。除充分挖掘可用片外存储器带宽外，这些优化数据流实现了所有数据类型（即权重、输入与输出激活）的高数据复用，从而使我们的MPNA实现高能效节省。我们使用28nm工艺的ASIC设计流程综合了MPNA架构，并利用多个真实复杂CNN进行功能与时序验证。MPNA在280MHz下达到149.7GOPS/W并消耗239mW。实验结果表明，我们的MPNA架构相比最先进加速器提供1.7倍整体性能提升，并相比基线架构节省51%能耗。
引用
@article{arxiv.1810.12910,
title = {MPNA: A Massively-Parallel Neural Array Accelerator with Dataflow Optimization for Convolutional Neural Networks},
author = {Muhammad Abdullah Hanif and Rachmad Vidya Wicaksana Putra and Muhammad Tanvir and Rehan Hafiz and Semeen Rehman and Muhammad Shafique},
journal= {arXiv preprint arXiv:1810.12910},
year = {2018}
}