面向IDEA密码学的MIPS核专用指令集处理器——单周期与多周期架构比较
硬件体系结构
2019-03-04 v1
摘要
单周期处理器仅在一个时钟周期内完成一条指令的执行。然而，其时钟周期通常相当长。相反，尽管多周期处理器的时钟频率更高，但完成一条指令需要多个时钟周期。因此，它们的运行效率取决于所执行的程序。本文提出一种用于国际数据加密算法(International Data Encryption Algorithm, IDEA)密码学的新处理器。该新设计是一种专用指令集处理器(Application Specific Instruction-set Processor, ASIP)，支持通用指令与专用指令。它是一种单周期MIPS核架构，其平均每条指令时钟数(Clocks Per Instruction, CPI)为1。此外，本文提供了比较以展示所提出的单周期处理器与另一可类比的多周期密码处理器之间的差异。FPGA实现结果表明，两种架构具有几乎相同的编解码吞吐量。然而，先前的处理器所消耗的资源几乎是新处理器的两倍。
引用
@article{arxiv.1903.00191,
title = {MIPS-Core Application Specific Instruction-Set Processor for IDEA Cryptography - Comparison between Single-Cycle and Multi-Cycle Architectures},
author = {Ahmad Ahmadi and Reza Faghih Mirzaee},
journal= {arXiv preprint arXiv:1903.00191},
year = {2019}
}
备注
13 pages, 10 figures, 5 tables