MINISA：面向下一代可重构推理加速器的最小指令集架构
硬件体系结构
2026-03-24 v1 编程语言
摘要
现代可重构 AI 加速器依赖丰富的映射和数据布局灵活性，以维持矩阵乘法、卷积以及 AI 之外的新兴应用的高利用率。然而，通过细粒度微控制器暴露这种灵活性会导致从 off-chip 内存获取配置位的控制开销不可接受。本文提出了 MINISA，这是一个最小指令集，以虚拟神经元 (VN) 的粒度编程可重构加速器，该粒度是保留硬件灵活性且避免不必要控制成本的最粗控制粒度。首先，我们引入 FEATHER+，这是一种对 FEATHER 的适度改进，消除了运行时数据流/布局协开关所需的冗余 on-chip 复制，并支持输入和权重数据在离线布局操作前不可用的动态情况。MINISA 然后抽象了 FEATHER+ 的控制，为输入、权重和输出 VNs 提供三个布局设置指令，以及用于设置数据流的单个映射指令。这减少了控制和指令占用，同时保留了 FEATHER+ 支持的合法映射和布局空间。我们的结果表明，MINISA 在各种规模的 50 个 GEMM 工作负载（涵盖 AI (GPT-oss)、FHE 和 ZKP）下，off-chip 指令流量的几何平均减少了 35 倍至 4 万倍。这是消除占用 96.9% 微指令周期的指令获取阻塞，为 16x256 FEATHER+ 实现了最高 31.6 倍的端到端加速。
引用
@article{arxiv.2603.20623,
title = {MINISA: Minimal Instruction Set Architecture for Next-gen Reconfigurable Inference Accelerator},
author = {Jianming Tong and Devansh Jain and Yujie Li and Charith Mendis and Tushar Krishna},
journal= {arXiv preprint arXiv:2603.20623},
year = {2026}
}
备注
ISPASS 2026, 13 pages, 13 figures