硅自旋量子比特中基于脉冲的快速态制备的最小演化时间
量子物理
2025-08-19 v1
摘要
作为实现量子优势的最大障碍之一，含噪中等规模量子处理器上的态制备保真度受到量子门误差的影响，这些误差会随时间累积。一个潜在的补救措施是基于脉冲的态制备。我们通过数值方法研究了在硅硬件上优化（微波和交换）脉冲所能达到的最小演化时间（MET）。我们研究了两个态制备任务。首先，我们考虑制备分子基态，发现H、HeH和LiH的MET分别为2.4 ns、4.4 ns和27.2 ns。其次，我们考虑任意态之间的跃迁，发现任意四量子比特态之间跃迁的MET低于50 ns。作为比较，在同一硅处理器上通过单量子比特和双量子比特门连接任意两量子比特态大约需要200 ns。这一比较表明，基于脉冲的态制备可能比基于门的态制备更有效地利用硅硬件的相干时间。最后，我们量化了硅器件参数对MET的影响。我们表明，将最大交换幅度从10 MHz增加到1 GHz会加速MET，例如，对于H，从84.3 ns加速到2.4 ns。这证明了快速交换的重要性。我们还表明，将微波驱动的最大幅度从884 kHz增加到56.6 MHz会缩短态跃迁时间，例如，对于两量子比特态，从1000 ns缩短到25 ns。我们的结果为通用量子算法的态制备时间以及硅自旋量子比特变分量子算法的执行时间设定了界限。
引用
@article{arxiv.2406.10913,
title = {Minimal evolution times for fast, pulse-based state preparation in silicon spin qubits},
author = {Christopher K. Long and Nicholas J. Mayhall and Sophia E. Economou and Edwin Barnes and Crispin H. W. Barnes and Frederico Martins and David R. M. Arvidsson-Shukur and Normann Mertig},
journal= {arXiv preprint arXiv:2406.10913},
year = {2025}
}
备注
9 + (7) pages, 6 figs, comments are welcomed