用于视网膜血管分割的内存高效多尺度线检测器架构
计算机视觉与模式识别
2017-01-02 v1 硬件体系结构
摘要
本文提出了一种内存高效架构，其在Zynq FPGA上实现多尺度线检测器(MSLD)算法，用于眼底图像中的实时视网膜血管检测。该实现利用FPGA的并行性，将MSLD的内存需求从两幅图像大幅降低到几个数值。该架构通过复用计算和优化位宽，在资源利用率方面进行了优化。吞吐量通过设计全流水线功能单元得以提升。该架构能够达到与其软件实现相当的精度，但对于低分辨率图像快70倍。对于高分辨率图像，其实现了323倍的加速。
引用
@article{arxiv.1612.09524,
title = {Memory Efficient Multi-Scale Line Detector Architecture for Retinal Blood Vessel Segmentation},
author = {Hamza Bendaoudi and Farida Cheriet and J. M. Pierre Langlois},
journal= {arXiv preprint arXiv:1612.09524},
year = {2017}
}
备注
This paper was accepted and presented at Conference on Design and Architectures for Signal and Image Processing - DASIP 2016