具有多位判决的低时延极化码逐次消除列表译码器
信息论
2014-09-23 v2 math.IT
摘要
极化码作为首个可证明达到容量的纠错码，近年来受到了广泛关注。然而，采用传统逐次消除 (SC) 算法的极化码译码性能无法与低密度奇偶校验 (LDPC) 码或 Turbo 码相媲美。由于 SC 列表 (SCL) 译码算法能显著提高极化码的纠错性能，SCL 译码器的设计对于极化码的实际部署至关重要。然而，由于先前针对 SC 译码器的时延降低方法不适用于 SCL 译码器，这些列表译码器受限于长时延瓶颈。本文提出了一种多位判决方法，可显著降低 SCL 译码器的时延。首先，我们提出了一种重构的 SCL 算法，能够同时执行 2 比特的中间译码。该 proposed 方法称为 2 比特重构 SCL (2b-rSCL) 算法，可在无任何性能损失的情况下将 SCL 译码器的时延从 (3n-2) 个时钟周期减少至 (2n-2) 个。随后，我们将 2 比特判决的思想推广至一般情形，提出了一种通用译码方案，可同时执行任意 2K 比特的中间译码。该通用方法称为 2K 比特重构 SCL (2Kb-rSCL) 算法，可将整体译码时延缩短至 n/2K-2-2 个周期。此外，基于所提算法，综合了 2b-rSCL 和 4b-rSCL 译码器的 VLSI 架构。与先前的 SCL 译码器相比，所提出的 (1024, 512) 2b-rSCL 和 4b-rSCL 译码器在列表大小为 2 时可分别实现 21% 和 60% 的时延降低，编码吞吐量分别提升 1.66 倍和 2.77 倍；在列表大小为 4 时，编码吞吐量分别提升 2.11 倍和 3.23 倍。
引用
@article{arxiv.1406.7036,
title = {Low-Latency Successive-Cancellation List Decoders for Polar Codes with Multi-bit Decision},
author = {Bo Yuan and Keshab K. Parhi},
journal= {arXiv preprint arXiv:1406.7036},
year = {2014}
}
备注
submitted to IEEE TVLSI in Feb 2014, accepted in Sep. 2014