LiteX：基于Migen Python DSL的开源SoC构建器与库
硬件体系结构
2020-05-07 v1
摘要
LiteX是一个托管于GitHub的SoC构建器/IP库及实用工具，可用于创建SoC与完整的FPGA设计。除了开源且采用BSD许可外，其独创性在于其IP组件完全使用Migen Python内部DSL描述，从而从深层次简化了设计。LiteX已支持多种软核CPU与基本外设，且不依赖于专有IP模块或生成器。本文概述了LiteX：给出了两个基于FPGA的真实SoC设计。它们均在设计输入、库与集成能力方面利用了LiteX方法。第一个基于RISC-V核，第二个基于LM32核。在第二个用例中，我们进一步展示了与LiteX结合使用的全开源工具链。
引用
@article{arxiv.2005.02506,
title = {LiteX: an open-source SoC builder and library based on Migen Python DSL},
author = {Florent Kermarrec and Sébastien Bourdeauducq and Jean-Christophe Le Lann and Hannah Badier},
journal= {arXiv preprint arXiv:2005.02506},
year = {2020}
}
备注
6 pages, OSDA'2019 Open Source Hardware Design, colocated with DATE'19, Florence, Italy