面向 ASIC 解码器的 VVC 变换块轻量级硬件实现
图像与视频处理
2020-02-19 v1 信号处理
摘要
通用视频编码（Versatile Video Coding, VVC）是预计于 2020 年底推出的下一代视频编码标准。与前代标准相比，VVC 引入了新编码工具，以更高的计算复杂度为代价实现更高效的压缩。这催生了针对内存与逻辑资源受限的嵌入式平台设计高效且优化实现的需求。VVC 中新引入的工具之一是多变换选择（Multiple Transform Selection, MTS）。其涉及三种离散余弦变换（Discrete Cosine Transform, DCT）/离散正弦变换（Discrete Sine Transform, DST）类型，并采用更大且矩形的变换块。本文提出了一种覆盖所有 DCT/DST 变换类型与尺寸的高效硬件实现。所提设计在面向 ASIC 平台的流水线架构中使用 32 个乘法器，是一种支持近期 MPEG 标准（包括 AVC、HEVC 和 VVC）变换块的多标准架构。该架构通过使用规则乘法器替代多常数乘法器，优化并去除了其他架构中存在的多余复杂度。综合结果表明，所提方法对所有块尺寸均保持两像素/周期的稳定吞吐量与恒定延迟，可达 600 MHz 工作频率，能够实时解码 48 fps 的 4K 视频。
引用
@article{arxiv.2002.07461,
title = {Lightweight hardware implementation of VVC transform block for ASIC decoder},
author = {I. Farhat and W. Hamidouche and A Grill and D. Ménard and O. Deforges},
journal= {arXiv preprint arXiv:2002.07461},
year = {2020}
}