面向FPGA的NTT轻量级故障检测架构
密码学与安全
2025-08-06 v1
摘要
后量子密码（PQC）算法在数学上具有安全性，能够抵抗量子攻击，但在硬件实现中仍可能因自然故障或恶意故障注入而泄露敏感信息。故障注入侧信道攻击降低了未来一代网络安全处理器中密码实现的可靠性。为此，本研究提出一种轻量级、高效的、基于重计算的故障检测模块，实现于Field Programmable Gate Array（FPGA）用于Number Theoretic Transform（NTT）。NTT主要由内存单元和Cooley-Tukey Butterfly Unit（CT-BU）组成，后者是多项式乘法中关键且计算密集的硬件组件。NTT和多项式乘法是许多PQC算法（包括Kyber、NTRU、Ring-LWE等）的基本构件。本文提出一种称为RECOMPUTATION with a Modular Offset（REMO）的检测方法，用于CT-BU的逻辑块，采用Montgomery Reduction；另一种方法称为Memory Rule Checkers，用于NTT中使用的内存组件。该提议的故障检测框架以显著低的实现成本达到高效，仅占用16个切片和1个DSP模块，功耗仅为3mW（Artix-7 FPGA）。REMO-based检测机制实现87.2%至100%的故障覆盖率，可适用于各种字长、故障位数和故障注入模式。类似地，Memory Rule Checkers在不同故障类型下实现50.7%至100%的故障检测。
引用
@article{arxiv.2508.03062,
title = {Lightweight Fault Detection Architecture for NTT on FPGA},
author = {Rourab Paul and Paresh Baidya and Krishnendu Guha},
journal= {arXiv preprint arXiv:2508.03062},
year = {2025}
}