HSF-S：面向混合 Schrödinger-Feynman 量子电路仿真的速度优化编译与加速

混合 Schrödinger-Feynman (HSF) 仿真为精确量子电路仿真提供了一种极具吸引力的内存与路径折中方案，但其实际运行时间通常受制于跨边界双量子比特门带来的指数级路径增长。现有的 GPU 和 FPGA 量子仿真器主要针对全态 Schrödinger 执行进行优化，因此与 HSF 以路径为中心的工作流并不契合。本文提出了 HSF-S，一个用于精确基于 HSF 的量子电路仿真的编译器-加速器协同设计框架。HSF-S 将输入电路降低至 HSF 兼容基，构建了秩感知的有效路径成本模型，并应用保依赖重排序与折扣收益 SWAP 插入技术，在保持精确电路语义的同时抑制反复出现的跨边界交互。一个无回归选择器确保编译后的电路相对于朴素降低基线绝不会增加有效路径成本。我们进一步设计了专用的 HSF-S 加速器和执行流，并将它们集成到一个独立处理器中，以实现高效的逐路径双切片评估和最终累加，而无需实例化全态向量。在 56 个基准电路中，HSF-S 将参考幅值匹配至浮点精度范围内，将有效路径成本降低了高达 90.0%，并显著提升了实际可处理性，包括在 1 小时预算下具有代表性的从超时到亚秒级的缩减。在生成的编译工作负载上，HSF-S 处理器原型提供了高达 4.34 倍的额外加速。