基于忆阻器网络的分层时序记忆：综述
硬件体系结构
2018-05-09 v1 新兴技术
摘要
本文综述了当前可用于实现受人类皮层启发的算法——分层时序记忆 (Hierarchical Temporal Memory, HTM) 的硬件设计。在本综述中，我们聚焦于忆阻 HTM 实现及相关 HTM 应用的最新进展。随着边缘计算的兴起，HTM 可成为一种在片上近传感器数据处理中实现的潜在算法。文中给出了模拟忆阻电路实现与数字及混合信号方案的比较。讨论了忆阻 HTM 相对于数字实现在Processing speed、减小片上面积与功耗等性能指标上的优势。同时讨论了忆阻 HTM 的局限性与开放问题，例如设计可扩展性、潜行电流、泄漏、寄生效应、缺乏模拟学习电路实现，以及与 CMOS 电路集成的忆阻器件不可靠等。
引用
@article{arxiv.1805.02921,
title = {Hierarchical Temporal Memory using Memristor Networks: A Survey},
author = {Olga Krestinskaya and Irina Dolzhikova and Alex Pappachen James},
journal= {arXiv preprint arXiv:1805.02921},
year = {2018}
}