图计算遇见电路代数：面向电子设计自动化的图神经网络任务对齐分析
机器学习
2026-05-12 v1 人工智能
硬件体系结构
摘要
EDA问题是图结构的，但并非所有图结构问题都需要相同的GNN计算。我们认为，成功的GNN-for-EDA方法是那些其传播、聚合和监督与目标任务的固有代数相一致的方法。具体来说：静态时序分析是在拓扑排序的DAG上的最大-加/最小-加递归，在结构上与异步DAG-GNN对齐；布局由超图线长和密度惩罚控制，并由可微分布局器而非仅由消息传递GNN利用；布线拥塞是布局网格上的稀疏供需场；开关活动传播是有向网表上的概率递归；IR压降是供电网络上的线性系统；模拟对称性提取是原理图上的离散约束预测问题。通过这些逐任务的对齐，我们(i) 回顾了与电路相关的GNN架构工具包，(ii) 形式化了电路图与通用图（有向、异质、多尺度、具有时序和时钟结构）的不同之处，(iii) 描述了当前方法成功之处以及代数-架构不匹配限制它们的地方，以及(iv) 识别了我们认为可能主导下一阶段工作的失败模式——阶段泄漏、代理到签核差距、校准和设计分布偏移。我们将本文定位为一篇面向GNN-for-EDA的任务对齐分析，而非一篇全面的AI-for-chip-design综述。连续的SE(3)-等变几何GNN通常与曼哈顿数字布局不匹配，而LLM-for-RTL、HLS以及RL/扩散驱动的拓扑生成不在我们的讨论范围内。
引用
@article{arxiv.2605.08291,
title = {Graph Computation Meets Circuit Algebra: A Task-Aligned Analysis of Graph Neural Networks for Electronic Design Automation},
author = {Hyunmog Kim},
journal= {arXiv preprint arXiv:2605.08291},
year = {2026}
}