FusionAccel：一种面向卷积神经网络的可重构通用 FPGA 深度学习推理加速器
硬件体系结构
2019-07-05 v1
摘要
深度学习加速器是加速深度学习网络计算的方法之一，主要基于卷积神经网络加速。针对当前卷积神经网络加速器并非完全开源以及平台排他性的问题，提出了 FusionAccel，一种带有配套软件的可扩展卷积神经网络加速器硬件架构。它能适应不同网络结构，并可在编译前重构、运行时重配置。本文在 Xilinx Spartan-6 FPGA 上实现了该 RTL 卷积神经网络加速器设计及功能验证。结果与 Caffe-CPU 一致。由于整个项目基于 RTL，在替换部分 FPGA 专用 IP 后可迁移至 ASIC。
引用
@article{arxiv.1907.02217,
title = {FusionAccel: A General Re-configurable Deep Learning Inference Accelerator on FPGA for Convolutional Neural Networks},
author = {Shi Shi},
journal= {arXiv preprint arXiv:1907.02217},
year = {2019}
}