基于 Cyclone V 的前端板：作为 Auger-Beyond-2015 前端电子学的高分辨率测试平台
摘要
皮埃尔·奥热天文台 (Pierre Auger Observatory) 的地表探测器 (SD) 阵列目前包含 1680 个水切伦科夫探测器，分布在 3000 km 的区域内，自 2004 年开始运行。目前使用的前端板配备的是已停产的 ACEX 和过时的 Cyclone FPGA（40 MSps/15 位动态范围）。电子学的巨大进步和物理学的新挑战要求对 SD 电子学进行重大升级，以提高测量质量（更高的采样率和更宽的动态范围）或从背景中提取极其罕见的事件（基于光谱触发器或神经网络等复杂方法的新型 FPGA 算法）。确认或拒绝对现代天体物理学至关重要的假设需要更高的 SD 灵敏度。本文介绍了一种搭载最大型号 Cyclone V E FPGA 5CEFA9F31I7N 的前端板 (FEB)，支持 8 个通道，最大采样率为 250 MSps，分辨率为 14 位。针对 SD 考虑的采样率为 120 MSps，然而，该 FEB 开发了外部抗混叠滤波器以保持最大的灵活性。其中六个通道面向 SD，其余两个通道用于其他实验，如奥杰工程无线电阵列 (Auger Engineering Radio Array) 和额外的缪子计数器。该 FEB 是一种插入当前使用的统一板 (Unified Board) 的中间设计，以 40 MHz 与微控制器通信，但提供高达 250 MSPs 的采样率和 20 位的动态范围，配备虚拟 NIOS 处理器并支持 256 MB SDRAM，同时实现了基于离散余弦变换的光谱触发器，用于探测非常倾斜的“老”簇射。该 FEB 还可支持用于探测可能由中微子产生的“年轻”簇射的神经网络开发。
引用
@article{arxiv.1406.1918,
title = {Front-End Board with Cyclone V as a Test High-Resolution Platform for the Auger-Beyond-2015 Front End Electronics},
author = {Zbigniew Szadkowski},
journal= {arXiv preprint arXiv:1406.1918},
year = {2014}
}
备注
8 pages, 9 figures, IEEE Real Time Conference, Nara (Japan) May 25-30, 2014