从电路到硬件：在真实硬件上基准测试标准与量子比特高效的量子优化

尽管量子优化取得了快速进展，但在统一协议下，跨多种组合问题、对多个算法族进行广泛真实硬件基准测试的研究仍然有限。我们对四个NP难问题进行了基于门的量子优化基准测试：多维背包问题（MDKP）、最大独立集（MIS）、二次分配问题（QAP）和市场份额问题（MSP）。我们在IBM Heron r1/r2处理器上，使用弹性级别2的缓解技术，研究了VQE、CVaR-VQE、标准、多角度和热启动QAOA，以及量子比特高效的PCE和QRAO。据我们所知，这包括了首次的真实硬件QRAO结果和首次的多问题PCE硬件基准测试。在247种方法-实例组合中，我们报告了编译后的电路规模、硬件结果以及一个独立误差的门计数保真度代理$F_{\mathrm{est}}$。对于MDKP和MIS，一个经验工作点接近$F_{\mathrm{est}}\approx 0.1$，对应于在Heron-r2 CZ误差率中位数下约770个双量子比特门，标志着噪声主导执行的开始。QAP暴露了一个单独的瓶颈：密集的one-hot编码和指数稀疏的可行流形，在$n=10$时可行分数为$10!/2^{100}$；没有测试的硬件方法能产生可行的分配。编译后的QAOA族电路通常受噪声主导，并且一个匹配的均匀随机对照表明，除一个有限样本的MIS热启动例外，大多数可行的低保真度结果都在随机范围内。一个考虑SWAP、分数门、Nighthawk拓扑的编译反事实减少了双量子比特门数量，但使所有电路都低于$F_{\mathrm{est}}=10^{-3}$。这些结论适用于所测试的实现，而非普遍适用于QAOA。量子比特高效的方法扩展了可运行的实例规模，但仅限于经验保真度预算之内。