CMOS 发射机频率相关功耗建模用于 WNoC 架构
系统与控制
2025-05-20 v1 系统与控制
信号处理
摘要
无线网络芯片（Wireless Network-on-Chip, WNoC）系统作为芯片间有线链路的补充，被提出用于互连计算系统的芯片间通信。然而，其可行性取决于定制化高速小型超高效收发器的可用性。这代表了一个挑战，因为随着频率升高，带宽、面积和能效之间的权衡表明存在最佳频率区间。为有助于寻找此类最佳设计点，本文提出一种行为模型，量化振荡器、混频器和功放器的功耗随频率变化。该模型建立在基于实验数据的子模块广泛调查之上。将三个子模块的模型组合，可获得综合功耗模型，有助于选择 WNoC 系统的最佳运行频率。
引用
@article{arxiv.2505.13310,
title = {Frequency-Dependent Power Consumption Modeling of CMOS Transmitters for WNoC Architectures},
author = {Mohammad Shahmoradi and Korkut Kaan Tokgöz and Eduard Alarcón and Sergi Abadal},
journal= {arXiv preprint arXiv:2505.13310},
year = {2025}
}