基于事件的显著性选择性注意模型的 FPGA 实现

自主智能体的人工视觉系统面临非常困难的挑战，因为其视觉传感器需要向处理阶段传输大量信息，并实时处理这些信息。减少数据传输的一种初步方法是使用基于事件的视觉传感器，其像素仅在输入发生变化时产生事件。然而，即便对于基于事件的视觉，视觉数据的传输和处理也可能相当繁重。目前，这些挑战通过使用高速通信链路和强大的机器视觉处理硬件来解决。但如果资源有限，与其并行处理所有感官信息，一种有效策略是将视野划分为若干小区域，选择显著性最高的区域进行处理，并将注意焦点串行转移到显著性递减的区域。这种许多动物视觉系统也常用的策略通常被称为“选择性注意”。在此我们提出一种数字架构，实现基于显著性的选择性视觉注意模型，用于处理从 DVS 接收到的异步基于事件的感官信息。为便于原型设计，我们使用标准数字设计流程并将该架构映射到 FPGA 上。我们描述了架构框图，重点突出了可用硬件资源的高效利用，并通过 FPGA 与 DVS 相机接口的硬件装置实验结果表明了这一点。