面向 FPGA 的从 C 代码优化生成数据通路
硬件体系结构
2011-11-09 v1
摘要
作为计算设备，FPGA 相比微处理器能提供显著的速度提升。此外，其可配置性使其相比传统 ASIC 具有优势。然而，它们尚未像微处理器那样享有高级语言的可编程性，这已成为应用设计者广泛接受它们的主要障碍。ROCCC 是一种编译器，旨在从 C 源代码生成电路以在 FPGA（更具体地说是 CSoC）上执行。它从应用程序中频繁执行的内核生成 RTL 级硬件描述语言（HDL）。本文描述了 ROCCC 的系统概览，并重点介绍其数据通路生成。我们将 ROCCC 生成的 VHDL 代码性能与 Xilinx IP 进行了比较。综合结果表明，ROCCC 生成的电路占用面积约为 2 到 3 倍，但运行时钟频率相当。
引用
@article{arxiv.0710.4716,
title = {Optimized Generation of Data-Path from C Codes for FPGAs},
author = {Zhi Guo and Betul Buyukkurt and Walid Najjar and Kees Vissers},
journal= {arXiv preprint arXiv:0710.4716},
year = {2011}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)