面向高性能计算的基于FPGA的多芯片模组
硬件体系结构
2019-06-27 v1 性能
摘要
当前的集成、架构设计与制造技术尚无法满足百亿亿次级计算所要求的计算密度与能效。因此，需要新的硬件架构方法来克服阻碍向百亿亿次级时代过渡的技术壁垒。在此范围内，我们报告了首批专用于百亿亿次级计算应用的ExaNoDe多芯片模组（MCM）原型成功制造。每个MCM由2个Xilinx Zynq Ultrascale+ MPSoC组成，组装在专为该项目设计和制造的先进68.5 mm x 55 mm层压基板上。声学显微镜、X射线、横截面和热莫尔条纹检测未发现空洞、短路、分层、裂纹或翘曲问题。FORTH将两个MCM安装在一块子板上用于测试。通过运行广泛的Xilinx内存测试，以1866 MHz和2133 MHz的时钟频率成功测试了子板上4个SODIMM的DDR内存。所有4个FPGA均使用为该板定制的Xilinx集成误码率测试（IBERT）进行了链路测试编程。所有FPGA之间的所有板内高速链路在10 Gbps速率下均保持稳定，即使在要求更严苛的31位伪随机二进制序列（PRBS）测试下也是如此。
引用
@article{arxiv.1906.11175,
title = {FPGA-based Multi-Chip Module for High-Performance Computing},
author = {Yann Beilliard and Maxime Godard and Aggelos Ioannou and Astrinos Damianakis and Michael Ligerakis and Iakovos Mavroidis and Pierre-Yves Martinez and David Danovitch and Julien Sylvestre and Dominique Drouin},
journal= {arXiv preprint arXiv:1906.11175},
year = {2019}
}
备注
HiPEAC 2019 - ExaNoDe Workshop