基于静态原子总线的容错量子计算

高效的量子纠错和容错量子计算需要可扩展、高保真度的长程连接。在中性原子量子计算机中，这通常通过原子输运来实现，但穿梭会引入延迟和运动加热，且随系统大小而恶化。在此，我们介绍了一种基于静态原子总线的中性原子架构，其中辅助介体原子能够在没有量子比特输运的情况下实现长程纠缠操作。该架构自然地支持高码率LDPC码中的长程稳定子测量，以及相邻表面码补丁之间的横向逻辑门，从而实现高效逻辑存储器、Clifford计算和魔态蒸馏的模块化框架。为实现这些能力，我们共同设计了用于总线介导的控制-Z门的最优控制协议，该协议结合了微观中性原子动力学和架构约束。通过结合时间最优控制与相互作用平坦性和鲁棒性约束，我们获得了保真度接近99.9%、持续时间为几百纳秒的平滑总线介导门。对量子纠错和相邻表面码补丁之间逻辑纠缠操作的大规模模拟预测，在现实噪声下，与原子穿梭架构相比，逻辑错误率提高了一个数量级以上。该架构实现了约100微秒的逻辑门时间和约1毫秒的量子纠错周期时间，适用于码距d<12。这些结果确立了静态原子总线作为原子穿梭的可扩展容错中性原子量子计算的实用替代方案。