中文

探索PQC ML-KEM验证硬件实现中的侧信道保护

密码学与安全 2026-06-30 v1 硬件体系结构
作者: Davis Ranney , Yashaswini I Makaram , A. Adam Ding , Yunsi Fei
在 arXiv 上查看 ↗ PDF ↗

摘要

随着ML-KEM被采纳为后量子密码标准，抵御物理侧信道攻击的能力变得至关重要。在组成步骤中，解封装Fujisaki-Okamoto（FO）验证特别容易受到侧信道功耗和电磁（EM）分析的影响。在这项工作中，我们专注于常见的基于FPGA的实现，检查其侧信道漏洞，并将其与微控制器实现进行比较。在微控制器和FPGA上评估了三种验证实现（无保护、基于哈希（一阶）和高阶掩码）的侧信道安全性。虽然FPGA提供更高的速度和并行性，但它们通常表现出更强的侧信道泄漏，尤其是在高带宽配置下。由于硬件级效应和数据相关处理，高阶掩码设计仍然会泄漏底层数据的信息。我们的实验表明，它们在FPGA上的并行处理引入了足够的一阶泄漏，以实现完整的秘密密钥恢复。这些结果强调了在性能受限和并行化硬件环境中保护PQC算法的持续挑战。

关键词

后量子密码学 ML-KEM 侧信道攻击 FPGA 掩码 验证

引用

@article{arxiv.2606.31681,
  title  = {Exploring Side-Channel Protections in Hardware Implementations of PQC ML-KEM Verification},
  author = {Davis Ranney and Yashaswini I Makaram and A. Adam Ding and Yunsi Fei},
  journal= {arXiv preprint arXiv:2606.31681},
  year   = {2026}
}