数字硬件中的高效多数投票
信号处理
2021-08-10 v1 机器学习
摘要
近年来，机器学习方法对大量应用变得日益重要。然而，它们常常受困于高计算需求，即便采用专用硬件加速器，也妨碍了其在实时系统中的高效使用。集成学习方法尤其适合硬件加速，因为它们可由低复杂度的个体学习器构建，从而提供巨大的并行化潜力。对于分类，这些学习器的输出通常通过多数投票进行组合，而这往往成为集成推理硬件加速器的瓶颈。在这项工作中，我们提出了一种新颖架构，可在与输入数量成对数关系的时钟周期内获得多数决策。我们表明，以手写数字识别为例应用，采用该多数决策架构并在 FPGA 上实现的随机森林处理引擎，每秒可分类超过七百万幅图像。
引用
@article{arxiv.2108.03979,
title = {Efficient Majority Voting in Digital Hardware},
author = {Stefan Baumgartner and Mario Huemer and Michael Lunglmayr},
journal= {arXiv preprint arXiv:2108.03979},
year = {2021}
}