利用无误差 Virtual-Z 门模型通过门集层析高效表征 qudit 逻辑门
量子物理
2024-09-18 v4
摘要
门集层析 (GST) 表征量子逻辑门的过程矩阵，以及量子处理器中的测量与态制备误差。GST 通常需要大量数据收集与可观计算资源用于模型估计。我们提出一种针对 qudit 的更高效 GST 方法，利用 qudit Hadamard 门与 virtual Z 门构造基准态，同时假设 virtual Z 门无误差。我们的方法降低了估计表征结果的计算成本，使 GST 在规模上更实用。我们在超导 transmon qutrit 上实验演示了该方法的可行性。
引用
@article{arxiv.2210.04857,
title = {Efficient characterization of qudit logical gates with gate set tomography using an error-free Virtual-Z-gate model},
author = {Shuxiang Cao and Deep Lall and Mustafa Bakr and Giulio Campanaro and Simone Fasciati and James Wills and Vivek Chidambaram and Boris Shteynas and Ivan Rungger and Peter Leek},
journal= {arXiv preprint arXiv:2210.04857},
year = {2024}
}