线程级并行性对嵌入式应用最优架构性能的影响

随着网络应用和互联网流量的日益复杂，网络处理器作为嵌入式处理器的一个子集，必须处理更多计算密集型任务。通过缩小特征尺寸和出现通常为多线程处理器的芯片多处理器（CMP），性能需求在一定程度上得到保证。由于多线程处理器是单线程处理器的继承者，并且没有通用的设计流程来设计多线程嵌入式处理器，本文在有限的面积和功耗预算下，对最优单线程嵌入式处理器进行了全面的设计空间探索。最后，我们在此架构上运行多个线程，以找出基于每功耗和面积性能最优的单线程架构的最大线程级并行性（TLP）。