面向嵌入式人工智能的硬件脉冲神经元设计空间探索
神经与进化计算
2019-10-03 v1
摘要
由于近期在图像分类与目标识别等诸多应用领域的成功，机器学习正引发研究与工业界前所未有的关注。然而，这类系统的部署需要巨大的计算能力，从而使其不适用于嵌入式系统。为应对这一限制，许多研究者正在探索受脑启发的计算，它将是传统基于冯·诺依曼架构的计算机（CPU/GPU）的完美替代方案——后者满足计算性能要求，却不满足能效要求。因此，需要设计可适应并行与分布式计算的神经形态硬件电路。本文聚焦于脉冲神经网络（SNNs），对其信息编码方法与硬件探索进行综合性研究。在此背景下，我们提出一种神经形态硬件设计空间探索框架，该框架能够基于应用特定约束，并从种类繁多的可能架构选择出发，定义合适的架构。针对此框架，我们开发了名为NAXT的用于神经形态硬件架构探索的行为级模拟器。此外，我们提出标准速率编码技术的改进版本，以与以网络中传播脉冲数少为特征的时间编码范式进行权衡。由此，我们能够在保持相同神经元模型的同时减少脉冲数量，从而得到需处理事件更少的SNN。通过此举，我们力求降低硬件功耗。进一步，我们提出三种神经形态硬件架构，以定量研究SNN的实现。这些架构源自一种新颖的漏斗式神经形态硬件设计空间探索框架。
引用
@article{arxiv.1910.01010,
title = {Design Space Exploration of Hardware Spiking Neurons for Embedded Artificial Intelligence},
author = {Nassim Abderrahmane and Edgar Lemaire and Benoît Miramond},
journal= {arXiv preprint arXiv:1910.01010},
year = {2019}
}