0.25 微米 CMOS 工艺中的模拟存储单元设计

Paramita Barai

0.25 微米 CMOS 工艺中的模拟存储单元设计

其他计算机科学 2024-02-26 v1

作者: Paramita Barai

摘要

CMOS VLSI 技术是当今世界占主导地位的集成方法。在 MOS VLSI 中，各种信号处理模块均采用模拟或数字设计技术制造。其中一个重要组件是用于存储数据的存储单元。在本项目中，我们使用模拟设计方法构建了一个存储单元。电容器被用作基本的存储器件。模拟存储背后的主要思想是：存储在电容器中的电荷或电压的模拟值即为所存储的数据。因此，电容器的介质质量在此变得至关重要，它决定了其存储电荷的有效性。模拟存储是硬件成本、芯片面积与存储精度或质量之间的权衡。模拟存储单元电路的开发始于将所需电压存储在电容器中的构想，并使用 MOS 晶体管作为开关。采用了特定的集成技术，因此电容器的介质特性是固定的。通过合适的电路配置，将模拟电压值写入电容器，在需要时读出，并对电荷损失进行刷新。所得结果如论文中所述。

关键词

模拟存储单元 CMOS 工艺电容存储 MOS 晶体管 VLSI 设计电荷刷新介质质量

引用

@article{arxiv.2402.14822,
  title  = {Design of an Analog Memory Cell in 0.25 micron CMOS process},
  author = {Paramita Barai},
  journal= {arXiv preprint arXiv:2402.14822},
  year   = {2024}
}

备注

Bachelors Thesis submitted in partial fulfillment of the requirements for the degree of Bachelor of Technology (Honours) in Electronics and Electrical Communication Engineering at the Indian Institute of Technology - Kharagpur (year 2002), by Paramita Barai under the guidance of Prof. Dr. A. S. Dhar

0.25 微米 CMOS 工艺中的模拟存储单元设计

摘要

关键词

引用

备注

相关论文