基于动态可重构收发器 IP 核的高速 XAUI 设计
硬件体系结构
2014-01-27 v1
摘要
通过在高速接口设计中使用动态可重构收发器，设计者可以方便地解决确保信号完整性等关键技术问题，并获得更低的误码率。本文设计了一种高速 XAUI（10Gbps 以太网连接单元接口），以透明地扩展 XGMII 的物理覆盖范围。重点包括以下几点：(1) IP（知识产权）核的使用。Altera 公司在 Quartus II MegaWizard 插件管理器中为 XAUI 设计提供了两个具有动态重配置性能的收发器 IP 核，即 ALTGX_RECO?FIG 实例和 ALTGX 实例，我们可以在不关闭电源的情况下通过更改设备设置获得各种组合。这两个模块能够完成 PCS（物理编码子层）和 PMA（物理介质连接）的功能，且具有更高的效率和可靠性。(2) 1+1 保护。在我们的设计中，两个 ALTGX IP 核并行工作，分别命名为 XAUI0 和 XAUI1。前者作为主信道，后者作为冗余信道。当 XAUI0 因故停止服务时，XAUI1 将开始工作以维持业务。(3) 使用 Verilog HDL 进行 RTL（寄存器传输级）编码与仿真。创建 ALTGX_RECO?FIG 实例和 ALTGX 实例，在 ALTGXB 宏功能中启用动态重配置，然后将 ALTGX_RECO?FIG 与 ALTGX 实例连接。完成 RTL 编码后，在 VCS 仿真器上对设计进行了仿真。验证结果表明数据包传输高效。FPGA 简化了高速光通信系统的设计。
引用
@article{arxiv.1401.6370,
title = {Design of a High Speed XAUI Based on Dynamic Reconfigurable Transceiver IP Core},
author = {Haipeng Zhang and Lingjun Kong and Xiuju Huang and Mengmeng Cao},
journal= {arXiv preprint arXiv:1401.6370},
year = {2014}
}
备注
10 pages, 5 figures, 5 tables, 14 references