面向 SoC 网络的多级互连网络设计与实现
硬件体系结构
2012-12-04 v1 网络与互联网体系结构
摘要
本文聚焦于一类被称为多级互连网络（MINs）的互连网络（INs）。当将其应用于片上网络（NoC）架构设计时，可实现更小的电路面积、更低的功耗、更少的结点数以及更宽的带宽。由于其拓扑结构简单、易于扩展且度数较低，每种 MIN 均可视为 NoC 架构设计的一种替代方案。本文包含两项主要贡献：首先，基于 45nm-CMOS 技术，并在不同类型的合成负载和轨迹驱动负载下，比较了七种主流 MIN（即 Omega、Butterfly、Flattened Butterfly、Flattened Baseline、Generalized Cube、Bene\v{s} 和 Clos 网络）的性能；其次，引入了一种名为元扁平化网络（Meta-Flattened Network, MFN）的网络，该网络通过减少跳数和增加级间中间路径来降低阻塞概率，同时也显著降低了功耗。
引用
@article{arxiv.1212.0310,
title = {Design and Implementation of Multistage Interconnection Networks for SoC Networks},
author = {Mahsa Moazez and Farshad Safaei and Majid Rezazadeh},
journal= {arXiv preprint arXiv:1212.0310},
year = {2012}
}
备注
11 Pages, 14 Figures; International Journal of Computer Science, Engineering and Information Technology (IJCSEIT), Vol.2, No.5, October 2012