CONTRA：面向忆阻存内处理单元的面积约束技术映射框架
硬件体系结构
2020-09-03 v1 新兴技术
摘要
数据密集型应用将直接受益于存内处理平台，例如忆阻存内处理单元，其可利用数据局部性并执行态逻辑操作。为此类平台开发设计自动化流程是一个具挑战性且高度相关的研究问题。本工作中，我们研究基于 MAGIC 的存内计算平台在任意面积约束下最小化延迟的问题。我们提出端到端的面积约束技术映射框架 CONTRA。CONTRA 使用基于查找表（LUT）的输入函数在交叉阵列上的映射以最大化并行操作，并采用一种新颖搜索技术在阵列内最优移动数据。CONTRA 支持多种格式的基准电路以及交叉阵列维度作为输入以生成 MAGIC 指令。实验表明 CONTRA 可扩展至大型基准电路。CONTRA 能将基准电路映射到比以往任何技术都更小的交叉阵列维度，同时支持广泛的面积-延迟折中。与七种现有技术映射方法相比，CONTRA 将面积-延迟积这一复合指标改进了 2.1 倍至 13.1 倍。
引用
@article{arxiv.2009.00881,
title = {CONTRA: Area-Constrained Technology Mapping Framework For Memristive Memory Processing Unit},
author = {Debjyoti Bhattacharjee and Anupam Chattopadhyay and Srijit Dutta and Ronny Ronen and Shahar Kvatinsky},
journal= {arXiv preprint arXiv:2009.00881},
year = {2020}
}
备注
9 pages