具有稀疏二维连接的硅量子处理器的编译与缩放策略

受扩展现有硅量子硬件挑战的启发，我们研究了稀疏连接的二维量子比特排布的编译策略，并提出了一种具有最小编译开销的自旋量子比特架构。我们的架构基于硅纳米线分裂栅晶体管，其可形成有限的一维自旋量子比特链，并允许执行如相邻间 Swap 门等双量子比特操作。在此基础上，我们描述了一种新型硅结，其可通过自旋穿梭与 Swap 操作将最多四条纳米线耦合为二维排布。鉴于这些硬件要素，我们提出了一种模块化稀疏二维自旋量子比特架构，其单元胞由沿边缘的纳米线与位于角落的结构成的对角取向正方形组成。我们表明，该架构所允许的编译策略不仅在渐近意义上，而且下至单个正方形的最小结构，都优于一维链的最佳同类编译策略。所提架构展现出良好的缩放特性，可通过调节纳米线长度来平衡每个正方形内编译开销与经典控制电路共置之间的权衡。该架构的一个吸引人特性是可使用互补金属氧化物半导体（CMOS）制造工艺进行制造。最后，我们注意到，尽管受自旋量子比特启发，我们的编译策略同样适用于任何其他具有稀疏二维连接的量子处理器。