基于图表示与排序学习的芯粒放置顺序探索

基于芯粒的系统将不同集成电路工艺节点制造的各种硅芯片集成在载体中介层上，因其成本效益和极具竞争力的性能而在近年来备受关注。将强化学习作为顺序放置方法的广泛应用，在确定每个芯粒的最佳放置顺序方面引入了新的挑战。芯粒在中介层上的放置顺序会影响先放置和后放置的芯粒可用的空间资源，使得放置结果对芯粒放置顺序高度敏感。为了应对这些挑战，我们在强化学习框架 RLPlanner 的基础上，提出了一种结合图表示的排序学习方法。该方法旨在为每个基于芯粒的系统选择最佳的芯粒放置顺序。实验结果表明，与仅基于芯粒面积和芯粒间互连线数量降序获得的放置顺序相比，利用从排序学习网络获得的放置顺序在系统温度和芯粒间连线长度上带来了进一步的改善。具体而言，应用从排序学习网络获得的最高排名的放置顺序，使得芯粒间总连线长度减少了 10.05%，并在芯粒放置过程中使系统峰值温度改善了 1.01%。