BrainTTA：一款 35 fJ/op 编译器可编程混合精度传输触发式神经网络 SoC
硬件体系结构
2022-11-22 v1
摘要
近来，运算宽度低至 1 比特的极量化深度神经网络 (DNN) 推理加速器因其能大幅削减每次推理的能耗而受到青睐。本文提出了一种支持混合精度的灵活 SoC。与当前固定数据通路加速器的趋势相反，该架构采用了基于传输触发架构 (TTA) 的灵活数据通路。该架构完全可使用 C 语言编程。该加速器具有 35/67/405 fJ/op（二值、三值与 8 位精度）的峰值能效以及 614/307/77 GOPS 的吞吐量，这对于可编程架构而言是前所未有的。
引用
@article{arxiv.2211.11331,
title = {BrainTTA: A 35 fJ/op Compiler Programmable Mixed-Precision Transport-Triggered NN SoC},
author = {Maarten Molendijk and Floran de Putter and Manil Gomony and Pekka Jääskeläinen and Henk Corporaal},
journal= {arXiv preprint arXiv:2211.11331},
year = {2022}
}