在 350-MHz 49 核 Maestro 开发板上对 CRBLASTER 进行基准测试

本文描述了 CRBLASTER 计算框架在 350-MHz 49 核 Maestro 开发板（MDB）上的性能表现。该 49 核 interim 测试芯片（ITC）由美国政府开发，基于 Tilera 公司 64 核 TILE64 处理器的知识产权。Maestro 处理器旨在用于太空中的高辐射环境；ITC 采用 IBM 90-nm CMOS 9SF 技术和按设计辐射加固（RHDB）规则制造。CRBLASTER 是一个并行处理的宇宙射线剔除应用程序，基于一个简单的计算框架，该框架使用高性能计算行业标准消息传递接口（MPI）库。CRBLASTER 的设计目的是让研究科学家能够轻松地将基于易并行算法的图像分析程序移植到并行处理环境中，例如多节点 Beowulf 集群或使用 MPI 的多核处理器。本文描述了将 CRBLASTER 移植到 64 核 TILE64 处理器、Maestro 模拟器以及最终的 49 核 Maestro 处理器本身的经验。利用 ITC 进行了性能比较，对比了完全在软件中模拟所有浮点运算与利用附着在每个 49 核上的符合 IEEE-754 标准的 Aurora 浮点单元（FPU）进行硬件辅助浮点运算的情况。使用内存密集型的 L.A.COSMIC 宇宙射线剔除算法和计算密集型的泊松噪声生成器对 CRBLASTER 计算框架进行的基准测试揭示了 Maestro 硬件设计的细微之处。最后，本文描述了在下一代计算机硬件测试阶段使用真实科学应用程序的重要性；复杂的现实世界科学应用程序可能以新颖的方式对硬件施加压力，而这些压力在执行简单应用程序或单元测试时未必会显现。