基于带间隧穿的超低能耗硅神经元
神经与进化计算
2020-06-24 v1
摘要
人脑约由一千亿个神经元通过千万亿个突触连接而成。脉冲神经网络（SNNs）受大脑启发以建模复杂的认知与学习任务。神经形态工程在硬件中实现 SNNs，渴望以生物级的面积与能耗效率大规模（即一千亿神经元）模拟大脑。超低能耗且紧凑的神经元设计对于 SNNs 的硬件大规模实现至关重要。本工作中，我们实验演示了一种基于部分耗尽（PD）绝缘体上硅（SOI）MOSFET 的漏积放（LIF）神经元，其能耗与面积效率由两个设计要素实现——一是基于隧穿的工作方式，二是紧凑的亚阈值 SOI 控制电路设计。带间隧穿（BTBT）在体区诱导的空穴存储用于神经元的“积分”功能。当体电势超过发放阈值时，紧凑控制电路“发放”一个脉冲。随后神经元通过从器件体接触移除存储的空穴而“复位”。此外，控制电路为神经元提供“泄漏”，这是生物神经元的基本属性。所提出的神经元相较等效能耗/脉冲的 CMOS 设计提供 10 倍更高的面积效率；或者在面积等效的神经元技术下具有 10^4 倍更高的能耗效率。具有生物可比的能耗与面积效率以及 CMOS 兼容性，使该器件对 SNNs 的大规模硬件实现颇具吸引力。
引用
@article{arxiv.1902.09726,
title = {Band-to-Band Tunneling based Ultra-Energy Efficient Silicon Neuron},
author = {Tanmay Chavan and Sangya Dutta and Nihar R. Mohapatra and Udayan Ganguly},
journal= {arXiv preprint arXiv:1902.09726},
year = {2020}
}