基于整数线性规划的自动化标志位容错态制备

后选择稳定子态制备是容错量子计算中必要的子程序，既用于逻辑量子比特的初始化，也用于基于逻辑辅助比特的纠错工具（如Steane和Knill）。因此，减少容错制备稳定子态所需的门数量可以同时缩短求解时间并提高可靠性。对于诸如[[7, 1, 3]] Steane码这样的小型低距离码，可以通过检查找到低门数的电路。这对于较大的码变得不切实际，因此需要自动化。目前有两种最先进的自动化容错态制备方法：基于SAT的稳定子测量和标志位原点法。在本工作中，我们使用电路规范算子形式主义将标志位电路的构造表达为整数线性规划，从而优化态制备电路。这使得我们能够构造出与最先进方法相比门数相同或更低的电路，同时检测多达三个错误。我们利用该技术为[[24, 10, 4]]双块群代数码推导了一个Steane纠错工具，并在Quantinuum的System Model H2量子计算机上进行了10,000次射击测试，得到的逻辑块错误率约为0.00014（每个逻辑量子比特约0.000014），其中约1.6%的射击因权重二错误而被后选择。