通过跨层信号桥接增强大语言模型辅助断言生成
硬件体系结构
2025-09-30 v1
摘要
断言基准验证（ABV）是确保寄存器传递层级（RTL）设计遵循其规范的关键技术。尽管近期大型语言模型（LLM）辅助的断言生成方法取得了显著进展，但现有方法仍无法有效识别设计规范与RTL设计之间的关系，导致生成的断言不足。为此，我们提出AssertGen，一个自动生成SystemVerilog断言（SVA）的框架。AssertGen首先使用链式思考（CoT）推理策略从规范中提取验证目标，然后在这些目标与RTL代码之间搭建对应的信号桥接以构建跨层信号链，最后基于LLM生成SVAs。实验结果表明，AssertGen在多个关键指标上均优于现有最先进的方法，包括形式化属性验证（FPV）通过率、影响锥（COI）、证明核心和突变测试覆盖率。
关键词
引用
@article{arxiv.2509.23674,
title = {AssertGen: Enhancement of LLM-aided Assertion Generation through Cross-Layer Signal Bridging},
author = {Hongqin Lyu and Yonghao Wang and Yunlin Du and Mingyu Shi and Zhiteng Chao and Wenxing Li and Tiancheng Wang and Huawei Li},
journal= {arXiv preprint arXiv:2509.23674},
year = {2025}
}
备注
6 pages, 7 figures