ASAP：基于可编程硬件的加速短读段比对
分布式、并行与集群计算
2018-11-13 v2 硬件体系结构
摘要
高通量测序机器的激增确保了在短时间内快速产生多达数十亿的短核苷酸片段。这一海量序列数据会迅速压垮当今的存储与计算基础设施。本文探索利用硬件加速来显著改善短读段比对（序列基因组预处理中的关键步骤）的运行时间。我们聚焦于 Levenshtein 距离（编辑距离）计算内核，并提出 ASAP 加速器，其利用编辑距离计算单元电路的固有延迟作为计算的代理。我们的设计在 IBM POWER8 系统中基于 Xilinx Virtex 7 FPGA 实现，该系统使用 CAPI 接口实现 CPU 与 FPGA 间的缓存一致性。我们的设计比运行于主机处理器上的等效 C 语言内核实现快 ，对于 120-150 碱基对短读段序列的端到端比对工具快 。此外，该设计在性能/瓦特方面相比 CPU 有 的提升。
引用
@article{arxiv.1803.02657,
title = {ASAP: Accelerated Short-Read Alignment on Programmable Hardware},
author = {Subho S. Banerjee and Mohamed El-Hadedy and Jong Bin Lim and Zbigniew T. Kalbarczyk and Deming Chen and Steve Lumetta and Ravishankar K. Iyer},
journal= {arXiv preprint arXiv:1803.02657},
year = {2018}
}