MPSoC 中缓存的能量与吞吐量的解析模型
硬件体系结构
2019-10-22 v1
摘要
计算机体系结构的总体趋势正越来越多地转向并行化。多核架构已被证明是处理器演进的重要一步。随着多核架构的发展，研究人员正致力于寻找不同的方案以充分利用多核的算力。随着芯片上核数的不断增加，缓存的作用变得至关重要。理想的存储器配置应当既大又快，然而事实上，系统架构师不得不在存储器层次的容量与访问时间之间取得平衡。在设计阶段了解特定缓存配置对系统吞吐量与能耗的影响十分重要。本文提出了先前提出的多核系统缓存能量与吞吐量模型的增强版本。与其他模型相比，这些模型所使用的输入参数数量显著更少。本文还通过周期精确模拟器与知名的处理器功耗估算器对提出的模型进行了验证。结果表明，所提出的能量模型在单核处理器上的最大误差范围在 10% 以内，在 MPSoC 上约为 5%；吞吐量模型在单核与多核架构上的最大误差均达 11.5%。
引用
@article{arxiv.1910.08666,
title = {Analytical models of Energy and Throughput for Caches in MPSoCs},
author = {Arsalan Shahid and Muhammad Tayyab and Muhammad Yasir Qadri and Nadia N. Qadri and Jameel Ahmed},
journal= {arXiv preprint arXiv:1910.08666},
year = {2019}
}