部分信息耦合与部分校验耦合turbo码的分析与设计

本文研究一类空间耦合 turbo 码，即部分信息耦合与部分校验耦合 turbo 码。该类码具有若干优势，例如可通过改变耦合比灵活调整码率，且底层分量码的编解码架构可保持不变。本工作中，我们首先给出耦合记忆为 $m$ 的部分耦合 turbo 码的构造方法，并研究相应的图模型。随后推导出其在二元擦除信道上对应集成码的密度演化方程，以精确计算其迭代译码门限。还给出了速率兼容设计及其译码门限，其中耦合与打孔比被联合优化，以在给定目标码率下获得最大译码门限。我们的结果表明，在广泛的码率范围内，所提码达到了接近容量的性能，且译码性能随耦合记忆增大而提升。特别地，所提部分校验耦合 turbo 码在 $1/3$ 到 $9/10$ 的码率范围内门限距 BEC 容量在 0.0002 以内，为构造速率兼容的逼近容量信道码提供了一种有吸引力的方法。