用于FPGA上自动设计空间探索的中间语言与估计器
分布式、并行与集群计算
2015-04-20 v1
摘要
我们提出 TyTra-IR，一种新的中间语言，旨在作为高级语言编译器的编译目标以及 HDL 代码生成器的前端。我们基于该语言应当能够表达的 FPGA 设计空间，以及设计空间中每种配置在自动设计流程中可映射到的估计空间，开发了这一新语言的需求。我们使用一个简单的内核借助 TyTra-IR 的语义来说明多种配置。本工作的关键新颖之处在于针对特定内核所关注的不同配置的资源代价与吞吐率的代价模型。通过分别在 TyTra-IR 和 HDL 中实现的逐次超松弛（Successive Over-Relaxation）内核这一实际示例，我们展示了该 IR 的表现力以及我们代价模型的准确性。
引用
@article{arxiv.1504.04579,
title = {An Intermediate Language and Estimator for Automated Design Space Exploration on FPGAs},
author = {Syed Waqar Nabi and Wim Vanderbauwhede},
journal= {arXiv preprint arXiv:1504.04579},
year = {2015}
}
备注
Pre-print and extended version of poster paper accepted at international symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART2015) Boston, MA, USA, June 1-2, 2015