异构系统的地址转换设计权衡
硬件体系结构
2017-08-01 v1 性能
摘要
本文对异构系统的内存管理单元 (MMU) 进行了广泛、探索性的设计空间探索。我们考虑了多种设计，从与 CPU 紧密耦合（并使用其 MMU）的加速器到拥有自己 MMU 的完全独立加速器。我们发现，无论 CPU 与加速器之间如何通信，加速器都不应在地址转换的任何方面依赖 CPU MMU，而必须拥有自己的、本地的、功能完备的 MMU。然而，该 MMU 可以且应当像加速器本身一样具有应用特异性，因为我们的数据表明，即使在一个小型标准一级转译后备缓冲器 (TLB) 中达到 100% 的命中率，也会带来显著的加速器性能开销。此外，我们分离了各个 MMU 组件（例如，TLB 与页表遍历器）的优势，并发现它们的相对性能、面积和能量是工作负载依赖的，其相互作用导致了不同的面积最优和能量最优配置。
引用
@article{arxiv.1707.09450,
title = {Address Translation Design Tradeoffs for Heterogeneous Systems},
author = {Yunsung Kim and Guilherme Cox and Martha A. Kim and Abhishek Bhattacharjee},
journal= {arXiv preprint arXiv:1707.09450},
year = {2017}
}