量子计算机基准测试的体积框架

我们提出一个非常庞大的基准测试族用于探测量子计算机的性能。我们称之为体积基准测试（VBs），因为它们推广了IBM用于测量量子体积（quantum volume）的基准测试\cite{Cross18}。量子体积基准测试定义了一族深度$d$与宽度$w$相同的方形电路。体积基准测试定义了一族矩形量子电路，其中$d$与$w$解耦以允许研究时间/空间性能权衡。每个VB定义了从电路形状——$(w,d)$对——到测试套件$\mathcal{C}(w,d)$的映射。测试套件是共享共同结构的测试电路的整体。给定电路形状的测试套件$\mathcal{C}$可以是单个电路$C$、必须全部运行的特定电路列表$\{C_1\ldots C_N\}$，或配备分布$Pr(C)$的大可能电路集合。给定VB中的电路共享一种结构，其仅受设计者创造力的限制。我们列出了一些已知的、适合VB框架的基准测试和其他电路族：若干随机电路族、周期电路和受算法启发的电路。定义基准测试的最后要素是成功准则，其定义处理器何时被判定“通过”给定测试电路。我们讨论了若干选项。基准数据可用多种方式分析以提取许多性质，但我们提出一种简单、通用的结果图形化摘要，其说明了被基准测试处理器的$d$对$w$权衡的帕累托边界。[1] A. Cross, et al., Phys. Rev. A, 100, 032328, September 2019.