用于自适应频率调整机器学习流水线级
硬件体系结构
2020-07-06 v1 性能
摘要
提出了一种机器学习（ML）设计框架，用于基于单条指令的传播延迟自适应调整时钟频率。训练一个随机森林模型以实时分类传播延迟，利用当前操作类型、当前操作数和计算历史作为ML特征。训练好的模型在Verilog中实现为基线处理器内的一个附加流水线级。修改后的系统在45 nm CMOS工艺下于门级进行了实验测试，在粗粒度ML分类下展现出70%的加速和30%的能耗降低。在更细粒度下展示了89%的加速，同时能耗降低15.5%。
引用
@article{arxiv.2007.01820,
title = {A Machine Learning Pipeline Stage for Adaptive Frequency Adjustment},
author = {Arash Fouman Ajirlou and Inna Partin-Vaisband},
journal= {arXiv preprint arXiv:2007.01820},
year = {2020}
}
备注
12 pages, 8 figures, 5 tables, IEEE transaction on computers. arXiv admin note: substantial text overlap with arXiv:2006.07450