基于 FPGA 的 LHCb 硅像素探测器实时聚类寻找架构
仪器与探测器
2023-06-21 v3 硬件体系结构
计算机视觉与模式识别
高能物理 - 实验
摘要
本文描述了一种用于重建 LHCb 升级中新型顶点像素探测器（VELO）中击中位置的三维聚类寻找架构的定制 VHDL 固件实现。该固件已部署到执行 VELO 读取的现有 FPGA 卡上，作为 DAQ 系统的进一步增强，并将在物理数据获取期间实时运行，以 LHC 碰撞速率即时重建 VELO 击中坐标。这一预处理使软件触发第一级能接受高出 11% 的事件率，因为现成的击中坐标加速了径迹重建并显著降低了功耗。它还允许在读取层级丢弃原始像素数据，从而节省约 14% 的 DAQ 带宽。详细模拟研究表明，与成熟的软件实现相比，该实时聚类寻找的使用未引入任何可察觉的跟踪性能退化。这项工作是一项更广泛努力的一部分，旨在通过将密集型任务委托给部署在数据采集链最早阶段的专用计算加速器，提升高能物理实验的实时处理能力。
引用
@article{arxiv.2302.03972,
title = {A FPGA-based architecture for real-time cluster finding in the LHCb silicon pixel detector},
author = {G. Bassi and L. Giambastiani and K. Hennessy and F. Lazzari and M. J. Morello and T. Pajero and A. Fernandez Prieto and G. Punzi},
journal= {arXiv preprint arXiv:2302.03972},
year = {2023}
}
备注
13 pages, 22 figures. This work has been published on IEEE Transactions on Nuclear Science under a Creative Commons License